Contrôle continu - 23/10/2020

Durée : 1h30
Cours et/ou travaux dirigés autorisés.

Barème donné à titre indicatif : Ex.1 : 2 - Ex. 2 : 6 - Ex. 3 : 7 - Ex 4 : 5

Exercice 1.

1. On considère une architecture biprocesseur dotée d'un bus mémoire et d'un bus d'entrées-sorties. On suppose que l'on dispose sur cette architecture d'un noyau d'exécution pour gérer des processus. Préciser combien de processus au maximum peuvent être dans l'état actif à un instant donné sur une telle architecture.

   Deux processus au plus peuvent être actifs puisqu'il n'y a que deux processeurs.

2. Sur une architecture monoprocesseur, deux compilations sont lancées en parallèle. Expliquez pourquoi l'exécution *parallèle* de ces deux compilations durera moins longtemps que leur exécution séquentielle bien qu'il n'existe qu'un seul processeur central.

   Durant une compilation, de nombreuses lectures et écritures de fichiers ont lieu. Ces échanges bloquent logiquement les processus de compilation. Pendant qu'un processus est bloqué en attente d'une fin d'entrée/sortie, l'autre processus peut s'exécuter (jusqu'à ce qu'il se bloque lui-même éventuellement). L'exécution *parallèle* des 2 processus sera donc plus courte.

3. Par quelle stratégie peut-on éviter qu'un processus monopolise la ressource processeur pendant une durée trop longue ? Quel mécanisme matériel entrera en jeu pour mettre en œuvre une telle stratégie ?

   La stratégie la plus simple consiste à fixer une valeur maximale de durée d'exécution pour un processus actif. Le processus actif sera interrompu s'il dépasse cette durée maximale. Autrement dit, lorsqu'un processus devient actif, c'est en réalité un quantum de temps processeur qui lui a été alloué (et non pas la ressource processeur pour une durée indéterminée). Le mécanisme matériel est la notion d'interruption.

Exercice 2. Supposons qu'une adresse en mémoire virtuelle paginée nécessite 20 bits organisés de la façon suivante :



1. Quelle est la taille de cette mémoire virtuelle, exprimée
   (a) en nombre d'octets et de pages ?
   (b) en Koctets ?

   8 bits pour le n° de page $\Rightarrow 2^8$ pages. 12 bits pour le n° d'octet $\Rightarrow 2^{12}$ numéros d'octets différents $\Rightarrow$ taille de la page $= 2^{12}$ octets.
   Taille de la mémoire virtuelle $= 2^8 * 2^{12} = 2^{20}$ octets $= 2^{10}$ Koctets.

2. Quelle est l'adresse hexadécimale du $970^{\text{ème}}$ octet de la page 213 ?
   n° de page sur 8 bits $= 213 = 128 + 64 + 16 + 4 + 1 = 2^7 + 2^6 + 2^4 + 2^2 + 1 = 1101\,0101$
   $970^{\text{ème}}$ octet $\Rightarrow$ n° octet (sur 12 bits) $= 969 = 512 + 256 + 128 + 64 + 8 + 1 = 2^9 + 2^8 + 2^7 + 2^6 + 2^3 + 1 = 0011\,1100\,1001$
   Adresse $= 1101\,0101\,0011\,1100\,1001 = \text{D53C9}_{16}$.

3. À quel octet de quelle page correspond l'adresse hexadécimale `ABCDE` ? Donner les résultats sous la forme ⟨n° page, n° octet⟩.

ABCDE $= 1010\,1011\,1100\,1101\,1110 \Rightarrow$ page n° $1010\,1011 = 2^7 + 2^5 + 2^3 + 2 + 1 = 171$ et octet n° $2^{11} + 2^{10} + 2^7 + 2^6 + 2^4 + 2^3 + 2^2 + 2 = 3294$.

Exercice 3.

1. Segmentation
   On considère la table des segments suivante pour un processus p_1 :

Segment	Base	Limite
0	540	234
1	1254	128
2	54	328
3	2048	1024
4	976	200

   Calculer les adresses réelles correspondant aux adresses virtuelles suivantes (signaler éventuellement les erreurs d'adressage) : (0, 128), (2, 465), (3, 888)
   (0, 128) segment n° 0 $\Rightarrow$ @(base) = 540, offset $= 128 < 234 \Rightarrow$ adresse réelle $= 540 + 128 = 668$
   (2, 465) segment n° 2 $\Rightarrow$ @(base) = 54, offset $= 465 \not< 328 \Rightarrow$ adresse réelle incorrecte.
   (3, 888) segment n° 3 $\Rightarrow$ @(base) = 2048, offset $= 888 < 1024 \Rightarrow$ adresse réelle $= 2048 + 888 = 2936$.
2. Pagination
   Dans un système paginé, les pages font 256 mots mémoire et on autorise chaque processus à utiliser au plus 4 cadres de la mémoire centrale. On considère la table des pages suivante du processus p_1 :

	Cadre	bit pres/abs
7	1 1 0	1
6	1 0 1	0
5	1 1 1	0
4	1 0 0	0
3	0 1 0	0
2	0 0 0	1
1	0 0 1	0
0	0 1 1	1

   (a) Quelle est la taille exprimée en mots mémoire de l'espace d'adressage du processus p_1 ?
   Une page fait 256 mots $= 2^8$ mots. p_1 a 8 pages $\Rightarrow 8 * 2^8$ mots $= 2^{11}$ mots mémoire.
   (b) Calculer les adresses réelles (exprimées en décimal) correspondant aux adresses virtuelles suivantes (signaler éventuellement les erreurs d'adressage) : 240, 546, 1578.
   Puisque les pages font $256 (= 2^8)$ mots, alors l'offset s'exprime sur 8 bits.
   $240 = 128 + 112 = 2^7 + 2^6 + 2^5 + 2^4 = 000\,1111\,0000 \Rightarrow$ page n° 0, offset $= 240 \Rightarrow$ cadre n° 3 avec une adresse de base $= 3 * 2^8 \Rightarrow$ @ réelle $= 3 * 256 + 240$ (le cadre est de la même taille que la page).
   $546 = 512 + 34 = 2^9 + 2^5 + 2 = 010\,0010\,0010 \Rightarrow$ page n° 2, offset $= 34 \Rightarrow$ cadre n° 0 avec une adresse de base $= 0 \Rightarrow$ @ $= 34$.
   $1578 = 1024 + 512 + 32 + 8 + 2 = 2^{10} + 2^9 + 2^5 + 2^3 + 2 = 110\,0010\,1010 \Rightarrow$ page n° 6, offset $= 42$. La page est absente $\Rightarrow$ erreur !
   (c) On considère l'adresse virtuelle suivante : 0000 0000 0000 0111. Sachant que les 4 bits de poids fort désignent le numéro de page et que les 12 bits suivants représentent le déplacement dans la page, donner l'adresse physique (exprimée en ⟨n° cadre, offset⟩) et l'adresse réelle (exprimée en binaire) correspondant à cette adresse.
   @physique $= \langle 3, 7 \rangle$, @ réelle $= 0011\,0000\,0000\,0111$.

3. Segmentation paginée
   On considère un système avec une mémoire virtuelle segmentée paginée où la taille d'une page est de 4Ko et une mémoire physique de 64Ko. L'espace d'adressage d'un processus `p` est composé de trois segments S_0, S_1 et S_2 de taille, respectivement 16Ko, 8Ko et 4Ko. À un moment donné, pour le processus `p`, les pages de numéros 1 et 2 du segment S_0, la page numéro 1 du segment S_1 et la page numéro 0 du segment S_2 sont chargées en mémoire physique, respectivement dans les cases 0, 2, 9, 12. Pour une donnée située dans l'espace d'adressage du processus `p` à l'adresse décimale 8212, indiquer :
   (a) le segment
   La taille d'une page fait 4Ko, donc il faut 12 bits pour l'offset. L'espace d'adressage de `p` est constitué de 3 segments, il faut donc 2 bits pour exprimer le numéro de segment. Le plus grand des segments fait 16Ko, il est donc composé de 4 pages de 4Ko. Par conséquent, il faut au moins 2 bits pour exprimer le n° de page.
   $8212 = 2^{13} + 2^4 + 2^2 = 0010\,0000\,0001\,0100$
   segment n° 0
   (b) le numéro de page dans le segment
   n° page = 2
   (c) le déplacement dans la page
   offset = $2^4 + 2^2 = 20$
   (d) le numéro de cadre
   La page n° 2 du segment 0 est dans le cadre physique n° 2.
   (e) le déplacement dans le cadre
   offset dans le cadre = 20.
   (f) l'adresse physique (en décimal et en binaire).
   L'@ de base du cadre n° 2 est 2*4K = $2 * 2^2 * 2^{10} = 2^{13}$. Donc, l'@ réelle vaut $2^{13} + 20 = 8212$.
   En binaire, elle vaut 0010 0000 0001 0100.
   NB : Il y a 16 cadres physiques ($\frac{64}{4}$) $\Rightarrow$ il faut 4 bits pour le numéro de cadre.

Exercice 4. Algorithmes de remplacement de pages

1. Un programme possède un espace virtuel de 600 octets. L'unité adressable de la mémoire est l'octet. On considère la suite des adresses virtuelles suivante :

   34, 123, 145, 510, 456, 345, 412, 10, 14, 12, 234, 336, 412.

   Donner la suite des numéros de pages référencés, sachant qu'elles comportent 100 octets.
   0, 1, 1, 5, 4, 3, 4, 0, 0, 0, 2, 3, 4

2. Le programme dispose de 300 octets en mémoire centrale. Montrer l'évolution de l'occupation des cadres en mémoire centrale et calculer le taux de défauts de page (en supposant la mémoire initialement vide) pour les algorithmes FIFO et LRU.
   FIFO :
   300 octets en MC, donc 3 pages.



   8 défauts de page $\Rightarrow$ taux de défauts de page = $\frac{8}{13} \simeq 0.62$.
   LRU :



   9 défauts de page $\Rightarrow$ taux de défauts de page = $\frac{9}{13} \simeq 0.69$.